

Fundamentos de Computadores

1º curso del Grado en Ingeniería Informática

Tema 8

Análisis y diseño de sistemas con biestables



*Departamento de Ingeniería Electrónica,
de Sistemas Informáticos y Automática*

Tema 8. Análisis y diseño de sistemas con biestables

Análisis de sistemas con biestables

El análisis de un sistema secuencial consiste en obtener las **expresiones booleanas** que describen su comportamiento, su **tabla de estados** y su **diagrama de estados**, a partir del diagrama lógico del mismo.

Para llevar a cabo el análisis de un sistema secuencial con biestables se deben seguir los siguientes pasos:


1. Representar la ecuación de estado del tipo de biestable empleado en el circuito.
2. Obtener las ecuaciones de excitación de los biestables del circuito.
3. Obtener las ecuaciones de estado del circuito.
4. Obtener las ecuaciones de las salidas del circuito.
5. Representar la tabla de estados del circuito, que constará de cuatro secciones:
 - **Estado presente:** Estados posibles de los biestables antes de la ocurrencia del pulso de reloj.
 - **Entradas:** Posibles combinaciones de entrada que se pueden producir en cada estado presente del sistema.
 - **Estado siguiente:** Estados de los biestables tras la ocurrencia del pulso de reloj, para cada estado presente del sistema y cada posible situación de entrada.
 - **Salidas:** Valores de las diferentes señales de salida del sistema, para cada estado presente del mismo y cada posible situación de entrada.
6. Representar el diagrama de estados del circuito con los estados codificados en binario.
7. Representar la tabla de asignación de estados del circuito.
8. Representar el diagrama de estados del circuito con nombres de estados simbólicos.

Para ilustrar el proceso de análisis descrito anteriormente, a continuación se realizan varios ejemplos.

Tema 8. Análisis y diseño de sistemas con biestables

Análisis de sistemas con biestables

Ejemplo 1: Analizar el sistema secuencial de la figura (máquina de Mealy).



En el circuito se emplean flip-flops tipo SR cuya ecuación de estado es la siguiente:

$$Q = S + \bar{R}q$$

A partir del diagrama lógico se obtienen las ecuaciones de excitación de los biestables.

$$S_1 = \bar{q}_1 q_0 E$$

$$R_1 = q_1 q_0$$

$$S_0 = \bar{q}_0 E$$

$$R_0 = q_1 \bar{E} + \bar{q}_1 q_0 E$$

Tema 8. Análisis y diseño de sistemas con biestables

Análisis de sistemas con biestables

Sustituyendo las ecuaciones de excitación de los biestables obtenidas anteriormente en la ecuación de estado del biestable tipo SR se obtienen las ecuaciones de estado del circuito.

$$Q_1 = S_1 + \overline{R_1} q_1 = \overline{q_1} q_0 E + \overline{q_1} q_0 q_1 = \overline{q_1} q_0 E + (\overline{q_1} + \overline{q_0}) q_1 = \overline{q_1} q_0 E + q_1 \overline{q_0}$$

$$\begin{aligned} Q_0 &= S_0 + \overline{R_0} q_0 = \overline{q_0} E + \overline{q_1 \overline{E} + \overline{q_1} q_0 E q_0} = \overline{q_0} E + \overline{q_1 \overline{E} q_1 q_0 E q_0} = \overline{q_0} E + (\overline{q_1} + \overline{E})(q_1 + \overline{q_0} + \overline{E}) q_0 = \\ &= \overline{q_0} E + (\overline{q_1} q_0 + \overline{q_1} \overline{E} + q_1 E + \overline{q_0} E) q_0 = \overline{q_0} E + \overline{q_1} q_0 \overline{E} + q_1 q_0 E \end{aligned}$$

La ecuación correspondiente a la salida S del circuito es la siguiente:

$$S = \overline{q_1} q_0 \overline{E} + q_1 E$$

Como se puede apreciar, se trata de un autómata de Mealy, ya que el valor de la salida depende tanto de las variables de estado interno (q_1, q_0) como de la variable de entrada E. Esto quiere decir que la salida responde de forma inmediata a un cambio en la entrada, sin esperar al flanco activo de reloj.


Y la tabla de estados del circuito es:

q_1	q_0	E	Q_1	Q_0	S
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	0
1	0	1	1	1	1
1	1	0	0	0	0
1	1	1	0	1	1

Tema 8. Análisis y diseño de sistemas con biestables

Análisis de sistemas con biestables


El diagrama de estados del circuito con los estados codificados en binario es el representado a continuación:



El estado inicial del sistema es el 00, ya que es este estado en el adopta el mismo cuando se aplica un nivel bajo al la entrada Reset. Por último, se representan la tabla de asignación de estados y el diagrama con nombres de estados simbólicos.

q_1	q_0	Estado
0	0	A
0	1	B
1	0	C
1	1	D


Tabla de asignación de estados



Tema 8. Análisis y diseño de sistemas con biestables

Análisis de sistemas con biestables

Ejemplo 2: Analizar el sistema secuencial de la figura (máquina de Moore).



En este caso se emplean flip-flops tipo D, cuya ecuación de estado es la siguiente:

$$Q = D$$

A partir del diagrama lógico se obtienen las ecuaciones de excitación de los biestables.

$$D_1 = q_0 \bar{E} + \bar{q_1} q_0 E$$
$$D_0 = q_1 \bar{E} + q_0 \bar{E} + q_1 q_0$$

Tema 8. Análisis y diseño de sistemas con biestables

Análisis de sistemas con biestables

Sustituyendo las ecuaciones de excitación de los biestables obtenidas anteriormente en la ecuación de estado del biestable tipo SR se obtienen las ecuaciones de estado del circuito.

$$Q_1 = D_1 = q_0 \bar{E} + \bar{q}_1 \bar{q}_0 E$$

$$Q_0 = D_0 = q_1 \bar{E} + q_0 \bar{E} + q_1 q_0$$

La ecuación correspondiente a la salida S del circuito es la siguiente:

$$S = \bar{q}_1 q_0$$

En este caso se trata de un autómata de Moore, ya que el valor de la salida depende únicamente de las variables de estado interno (q_1 , q_0). Al no depender de la entrada, la salida cambia de forma síncrona con el reloj, al producirse el cambio de estado interno.

La tabla de estados del circuito es:

q_1	q_0	E	Q_1	Q_0	S
0	0	0	0	0	0
0	0	1	1	0	0
0	1	0	1	1	0
0	1	1	0	0	0
1	0	0	0	1	1
1	0	1	0	0	1
1	1	0	1	1	0
1	1	1	0	1	0




q_1	q_0	E	Q_1	Q_0
0	0	0	0	0
0	0	1	1	0
0	1	0	1	1
0	1	1	0	0
1	0	0	0	1
1	0	1	0	0
1	1	0	1	1
1	1	1	0	1

q_1	q_0	S
0	0	0
0	1	0
1	0	1
1	1	0

Tema 8. Análisis y diseño de sistemas con biestables

Análisis de sistemas con biestables


El diagrama de estados del circuito con los estados codificados en binario es el representado a continuación:



El estado inicial del sistema es el 00, ya que es este estado en el adopta el mismo cuando se aplica un nivel bajo al la entrada Reset. Por último, se representan la tabla de asignación de estados y el diagrama con nombres de estados simbólicos.

q_1	q_0	Estado
0	0	A
0	1	B
1	0	C
1	1	D

Tabla de asignación de estados



Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados en binario natural)

El proceso de diseño de sistemas secuenciales consiste en la obtención de un circuito cuyo funcionamiento responda a unas especificaciones de diseño.


Para llevar a cabo el diseño de un sistema secuencial con biestables, **codificando los estados en binario natural**, se deben seguir los siguientes pasos:

1. A partir de las especificaciones de funcionamiento, representar el diagrama de estados.
2. Proceder a la reducción del número de estados del diagrama (opcional).
3. Determinar el número de variables de estado necesarias para codificar los estados del diagrama en binario y asignar un símbolo a cada una de ellas.
4. Representar la tabla de codificación de estados, donde se asignan combinaciones binarias a cada estado del diagrama.
5. Representar el diagrama de estados con los estados codificados en binario natural.
6. Representar la tabla de estados.
7. Elegir el tipo de flip-flop a utilizar.
8. Representar la tabla de excitación del tipo de flip-flop a utilizar.
9. Representar la tabla de excitación del circuito.
10. A partir de la tabla de excitación del circuito, obtener las ecuaciones de excitación de los biestables y las ecuaciones de las salidas.
11. Simplificar las ecuaciones obtenidas en el paso anterior mediante alguno de los métodos conocidos, o generarlas mediante el uso de dispositivos MSI y SSI combinacionales.
12. Representar el diagrama lógico del circuito.

Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados en binario natural)


Ejemplo 1: Diseñar un sistema secuencial basado en el uso de flip-flops tipo JK cuyo funcionamiento se corresponda con el siguiente diagrama de estados.



En primer lugar, se codifican los estados del diagrama en binario natural. Como el diagrama posee cuatro estados, serán necesarias dos variables de estado interno que se denotarán como q_1 y q_0 .

Estado	q_1	q_0
A	0	0
B	0	1
C	1	0
D	1	1


Tabla de codificación de estados



Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados en binario natural)

A partir del diagrama de estados del circuito se representa la tabla de estados del mismo.



q_1	q_0	E	Q_1	Q_0	S
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	1	0	0
0	1	1	0	1	1
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	1

Dado que se van a utilizar flip-flops tipo JK, se representa la tabla de excitación de este tipo de biestables y basándose en ella la tabla de excitación del circuito.

q	Q	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

q_1	q_0	E	Q_1	Q_0	S	J_1	K_1	J_0	K_0
0	0	0	0	0	0	0	X	0	X
0	0	1	0	1	0	0	X	1	X
0	1	0	1	0	0	1	X	X	1
0	1	1	0	1	1	0	X	X	0
1	0	0	1	0	0	X	0	0	X
1	0	1	1	1	0	X	0	1	X
1	1	0	1	1	1	X	0	X	0
1	1	1	0	0	1	X	1	X	1

Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados en binario natural)

A partir de la tabla de excitación del circuito se obtienen las ecuaciones de las entradas de los biestables y de las salidas.

q_1	q_0	E	Q_1	Q_0	S	J_1	K_1	J_0	K_0
0	0	0	0	0	0	0	X	0	X
0	0	1	0	1	0	0	X	1	X
0	1	0	1	0	0	1	X	X	1
0	1	1	0	1	1	0	X	X	0
1	0	0	1	0	0	X	0	0	X
1	0	1	1	1	0	X	0	1	X
1	1	0	1	1	1	X	0	X	0
1	1	1	0	0	1	X	1	X	1

$$J_1 = \sum_3 (2) + \sum_\phi (4, 5, 6, 7)$$

$$K_1 = \sum_3 (7) + \sum_\phi (0, 1, 2, 3)$$

$$J_0 = \sum_3 (1, 5) + \sum_\phi (2, 3, 6, 7)$$

$$K_0 = \sum_3 (2, 7) + \sum_\phi (0, 1, 4, 5)$$

$$S = \sum_3 (3, 6, 7)$$

A continuación, se simplifican las ecuaciones usando el método de Karnaugh.

$q_1 \backslash q_0 E$	00	01	11	10
0	0	0	0	1
1	X	X	X	X

$$J_1 = q_0 \bar{E}$$

$q_1 \backslash q_0 E$	00	01	11	10
0	0	1	X	X
1	0	1	X	X

$$J_0 = E$$

$q_1 \backslash q_0 E$	00	01	11	10
0	0	0	1	0
1	0	0	1	1

$$S = q_0 E + q_1 q_0$$

$q_1 \backslash q_0 E$	00	01	11	10
0	X	X	X	X
1	0	0	1	0

$$K_1 = q_0 E$$


$q_1 \backslash q_0 E$	00	01	11	10
0	X	X	0	1
1	X	X	1	0

$$K_0 = \bar{q}_1 \bar{E} + q_1 E$$

Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados en binario natural)

Por tanto, el diagrama lógico del circuito será el siguiente:





Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados en binario natural)

Ejemplo 2 (Opción A): Un depósito debe llenarse con una mezcla de tres líquidos diferentes, para lo cual se han instalado tres electroválvulas (A, B y C) que controlan el vertido al tanque de los diferentes líquidos y cuatro detectores de nivel (N_1 , N_2 , N_3 y N_4) de los cuales el N_1 es el que señala el nivel inferior del tanque y el N_4 el que indica el nivel de llenado máximo del mismo. Solamente cuando el nivel del depósito descienda por debajo del mínimo N_1 debe producirse un ciclo de llenado, que consistirá en llenar en primer lugar hasta el nivel N_2 con el líquido A, a continuación llenar con el líquido B hasta el nivel N_3 y, finalmente, llenar con el líquido C hasta completar el depósito (nivel N_4). Realizar el diseño del circuito de control para este sistema usando biestables tipo D y elementos combinacionales SSI y MSI.

En primer lugar se va a desarrollar la solución tipo **Moore**.



Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados en binario natural)

Asignación de valores binarios a cada estado


Una vez obtenido el diagrama de estados, el siguiente paso consiste en asignar combinaciones binarias a los estados.

En este caso se va a emplear el tipo de asignación más común, que consiste en emplear para la codificación de los estados todas las combinaciones binarias que se pueden formar con el conjunto de variables de estado interno usadas. Así pues, con n variables de estado interno se podrán codificar hasta 2^n estados, o lo que es lo mismo, siendo m el número de estados internos del diagrama, el número de variables de estado necesarias para su codificación será el menor valor entero que cumpla la siguiente fórmula:

$$n \geq \log_2 m$$


En el ejemplo que nos ocupa, como $m = 4$ n es igual a 2, es decir que se necesitan 2 variables de estado interno (q_1 y q_0) para codificar los estados.

La asignación de combinaciones a los diferentes estados es libre, siendo la única condición necesaria que cada estado esté representado mediante una combinación binaria distinta. Las diferentes asignaciones posibles darán lugar a circuitos distintos, pero equivalentes, ya que evolucionarán según el mismo diagrama de estados.



Estado	q_1	q_0
Espera	0	0
Líquido A	0	1
Líquido B	1	0
Líquido C	1	1


Tabla de codificación de estados



Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados en binario natural)

Obtención de la tabla de estados del sistema



q_1	q_0	N_1	N_2	N_3	N_4	Q_1	Q_0
0	0	0	X	X	X	0	1
0	0	1	X	X	X	0	0
0	1	X	0	X	X	0	1
0	1	X	1	X	X	1	0
1	0	X	X	0	X	1	0
1	0	X	X	1	X	1	1
1	1	X	X	X	0	1	1
1	1	X	X	X	1	0	0

q_1	q_0	A	B	C
0	0	0	0	0
0	1	1	0	0
1	0	0	1	0
1	1	0	0	1

Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados en binario natural)

Obtención de la tabla de excitación del sistema

Para la implementación del sistema se van a emplear biestables tipo D, cuya tabla de excitación es la siguiente:

q	Q	D
0	0	0
0	1	1
1	0	0
1	1	1

Así pues, la tabla de excitación del sistema queda como se muestra a continuación.

q ₁	q ₀	N ₁	N ₂	N ₃	N ₄	Q ₁	Q ₀	D ₁	D ₀
0	0	0	X	X	X	0	1	0	1
0	0	1	X	X	X	0	0	0	0
0	1	X	0	X	X	0	1	0	1
0	1	X	1	X	X	1	0	1	0
1	0	X	X	0	X	1	0	1	0
1	0	X	X	1	X	1	1	1	1
1	1	X	X	X	0	1	1	1	1
1	1	X	X	X	1	0	0	0	0

Obtención de las ecuaciones de excitación de los biestables

$$D_1 = \overline{q_1} \overline{q_0} n_2 + \overline{q_1} \overline{q_0} n_3 + \overline{q_1} q_0 n_3 + \overline{q_1} q_0 n_4$$

$$D_0 = \overline{q_1} \overline{q_0} n_1 + \overline{q_1} \overline{q_0} n_2 + \overline{q_1} q_0 n_3 + \overline{q_1} q_0 n_4$$

Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados en binario natural)

Obtención de las ecuaciones de salida del sistema


q_1	q_0	A	B	C
0	0	0	0	0
0	1	1	0	0
1	0	0	1	0
1	1	0	0	1

$$A = \sum_2(1) = \overline{q_1} q_0$$

$$B = \sum_2(2) = q_1 \overline{q_0}$$

$$C = \sum_2(3) = q_1 q_0$$

Diagrama lógico del circuito




Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados en binario natural)

Ejemplo 2 (Opción B): Un depósito debe llenarse con una mezcla de tres líquidos diferentes, para lo cual se han instalado tres electroválvulas (**A**, **B** y **C**) que controlan el vertido al tanque de los diferentes líquidos y cuatro detectores de nivel (**N₁**, **N₂**, **N₃** y **N₄**) de los cuales el **N₁** es el que señala el nivel inferior del tanque y el **N₄** el que indica el nivel de llenado máximo del mismo. Solamente cuando el nivel del depósito descienda por debajo del mínimo **N₁** debe producirse un ciclo de llenado, que consistirá en llenar en primer lugar hasta el nivel **N₂** con el líquido A, a continuación llenar con el líquido B hasta el nivel **N₃** y, finalmente, llenar con el líquido C hasta completar el depósito (nivel **N₄**). Realizar el diseño del circuito de control para este sistema usando biestables tipo D y elementos combinacionales SSI y MSI.


A continuación se presenta la solución tipo **Mealy**.



Tema 8. Análisis y diseño de sistemas con biestables


Diseño de sistemas con biestables (Codificación de estados en binario natural)

Asignación de valores binarios a cada estado



Estado	q_1	q_0
Espera	0	0
Líquido A	0	1
Líquido B	1	0
Líquido C	1	1

Tabla de codificación de estados



Obtención de la tabla de estados del sistema

En el caso de la solución tipo **Mealy**, la tabla de estados del sistema incluye también a las funciones de salida. Estas salidas dependen tanto del estado presente como del valor actual de las entradas. Esto quiere decir que no precisan de una transición en la señal de reloj para cambiar, ya que una variación en el estado de las entradas provoca de forma inmediata un cambio en el vector de salida.

q_1	q_0	N_1	N_2	N_3	N_4	Q_1	Q_0	A	B	C
0	0	0	X	X	X	0	1	1	0	0
0	0	1	X	X	X	0	0	0	0	0
0	1	X	0	X	X	0	1	1	0	0
0	1	X	1	X	X	1	0	0	1	0
1	0	X	X	0	X	1	0	0	1	0
1	0	X	X	1	X	1	1	0	0	1
1	1	X	X	X	0	1	1	0	0	1
1	1	X	X	X	1	0	0	0	0	0

Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados en binario natural)

Obtención de las ecuaciones del sistema

$$D_1 = \overline{q_1} q_0 n_2 + q_1 \overline{q_0} n_3 + q_1 \overline{q_0} n_3 + q_1 q_0 \overline{n_4}$$


$$D_0 = \overline{q_1} q_0 n_1 + \overline{q_1} q_0 n_2 + q_1 \overline{q_0} n_3 + q_1 q_0 \overline{n_4}$$

$$A = \overline{q_1} q_0 n_1 + q_1 q_0 \overline{n_2}$$

$$B = \overline{q_1} q_0 n_2 + q_1 \overline{q_0} n_3$$

$$C = q_1 \overline{q_0} n_3 + q_1 q_0 \overline{n_4}$$

Diagrama lógico del circuito



Tema 8. Análisis y diseño de sistemas con biestables

Descripción de diagramas de estados en VHDL

Descripción de estados en VHDL

La declaración de los estados de un autómata en VHDL se lleva a cabo en la parte declarativa de la arquitectura, es decir, después de **architecture** y antes del **begin**.

Para describir los diferentes estados del autómata se asignan nombres simbólicos y/o combinaciones binarias a cada uno de los mismos. En cualquier caso, es necesario definir un nuevo tipo de datos que represente al estado interno del sistema (en los ejemplos siguientes este tipo se denomina **MIS_ESTADOS**).

Una alternativa consiste en la especificación del nuevo tipo de datos como un **vector** y la referencia a las distintas combinaciones binarias que éste puede adoptar (los estados) mediante valores simbólicos, haciendo uso de constantes, como se muestra en el siguiente ejemplo:

```
subtype MIS_ESTADOS is std_logic_vector (1 downto 0);  
constant ESPERA : MIS_ESTADOS := "00";  
constant LIQUIDO_A : MIS_ESTADOS := "01";  
constant LIQUIDO_B : MIS_ESTADOS := "10";  
constant LIQUIDO_C : MIS_ESTADOS := "11";  
signal ESTADO: MIS_ESTADOS;
```

Otra forma de realizar la declaración de estados es crear un nuevo tipo de datos **enumerado** y posteriormente asignar combinaciones binarias concretas a cada uno de los estados, mediante el empleo de atributos, de la siguiente manera:

```
type MIS_ESTADOS is (ESPERA, LIQUIDO_A, LIQUIDO_B, LIQUIDO_C);  
attribute COMBINACIONES : string;  
attribute COMBINACIONES of MIS_ESTADOS : type is "00 01 10 11";  
signal ESTADO: MIS_ESTADOS;
```

También puede hacerse una declaración de estados sin asignar combinaciones binarias a los mismos, permitiendo que el compilador efectúe la asignación de forma automática. En este caso, el compilador suele codificar los estados en binario natural:

```
type MIS_ESTADOS is (ESPERA, LIQUIDO_A, LIQUIDO_B, LIQUIDO_C);  
signal ESTADO: MIS_ESTADOS;
```


Tema 8. Análisis y diseño de sistemas con biestables

Descripción de diagramas de estados en VHDL

La evolución del estado de un sistema secuencial se describe muy bien con la asignación múltiple **case** para referirse a cada uno de los estados y, dentro de ella, utilizando adecuadamente la asignación condicional **if** para las transiciones entre estados. Existen diversas posibilidades para asignar nombres y códigos binarios a los estados; asimismo, puede encomendarse al compilador la tarea de codificar los estados libremente.

Descripción VHDL del ejemplo del depósito (versión autómatas de Moore)

Vamos a describir el circuito de control del depósito mediante VHDL. Repetimos por conveniencia el diagrama de estados desde el que partiremos. Inicialmente usaremos la versión de autómatas de Moore. Colocaremos una línea síncrona de RESET (RS) para inicializar el circuito.



Tema 8. Análisis y diseño de sistemas con biestables

Descripción de diagramas de estados en VHDL

Descripción VHDL del ejemplo del depósito (versión autómata de Moore)

```
library ieee;
use ieee.std_logic_1164.all;


entity DEPOSITO is
    port ( RESET, CLK, N1, N2, N3, N4 : in std_logic;
          A, B, C : out std_logic);
end DEPOSITO;

architecture MOORE of DEPOSITO is
    subtype MIS_ESTADOS is std_logic_vector (1 downto 0);
    constant ESPERA : MIS_ESTADOS := "00";
    constant LIQUIDO_A : MIS_ESTADOS := "01";
    constant LIQUIDO_B : MIS_ESTADOS := "10";
    constant LIQUIDO_C : MIS_ESTADOS := "11";
    signal ESTADO: MIS_ESTADOS;

    begin

        -- Evolución del estado. Cada proceso puede llevar un nombre identificativo.
        EVOLUCION: process (RESET, CLK)
        begin
            if RESET = '1' then ESTADO <= ESPERA;
            elsif CLK'event and CLK = '1' then
                case ESTADO is
                    when ESPERA => if (N1 = '0') then ESTADO <= LIQUIDO_A; end if;
                    when LIQUIDO_A => if (N2 = '1') then ESTADO <= LIQUIDO_B; end if;
                    when LIQUIDO_B => if (N3 = '1') then ESTADO <= LIQUIDO_C; end if;
                    when LIQUIDO_C => if (N4 = '1') then ESTADO <= ESPERA; end if;
                    when others =>
                end case;
            end if;
        end process;

        -- Funciones de activación de las salidas.
        A <= '1' when ESTADO = LIQUIDO_A else '0';
        B <= '1' when ESTADO = LIQUIDO_B else '0';
        C <= '1' when ESTADO = LIQUIDO_C else '0';
    end MOORE;
```



Las funciones de salida también pueden especificarse mediante un segundo proceso, tal como se muestra en la siguiente diapositiva.

Tema 8. Análisis y diseño de sistemas con biestables

Descripción de diagramas de estados en VHDL

Otra forma de describir las salidas del ejemplo del depósito (versión autómatas de Moore)

-- Proceso para la activación de las salidas.

SALIDAS: process (ESTADO)

begin

A <= '0'; B <= '0'; C <= '0'; -- Valores por defecto.

case ESTADO is

when ESPERA =>

when LIQUIDO_A => A <= '1';

when LIQUIDO_B => B <= '1';


when LIQUIDO_C => C <= '1';

when others =>

end case;

end process;

Obsérvese que el proceso que especifica las salidas sólo depende del estado interno del sistema.



Tema 8. Análisis y diseño de sistemas con biestables

Descripción de diagramas de estados en VHDL

Descripción VHDL del ejemplo del depósito (versión autómatas de Mealy) 1 de 2

Vamos a describir el circuito de control del depósito mediante VHDL a partir del diagrama de estados de tipo MEALY. En esta diapositiva puede verse el proceso de evolución.


```
library ieee;
use ieee.std_logic_1164.all;

entity DEPOSITO is
  port ( RESET, CLK, N1, N2, N3, N4 : in std_logic;
        A, B, C : out std_logic);
end DEPOSITO;

architecture MEALY of DEPOSITO is
  type MIS_ESTADOS is (ESPERA, LIQUIDO_A, LIQUIDO_B, LIQUIDO_C);
  attribute COMBINACIONES : string;
  attribute COMBINACIONES of MIS_ESTADOS : type is "00 01 10 11";
  signal ESTADO: MIS_ESTADOS;

  begin

  -- Evolución del estado. Cada proceso puede llevar un nombre identificativo.
  EVOLUCION: process (RESET, CLK)
  begin
    if RESET = '1' then ESTADO <= ESPERA;
    elsif rising_edge (CLK) then
      case ESTADO is
        when ESPERA => if (N1 = '0') then ESTADO <= LIQUIDO_A; end if;
        when LIQUIDO_A => if (N2 = '1') then ESTADO <= LIQUIDO_B; end if;
        when LIQUIDO_B => if (N3 = '1') then ESTADO <= LIQUIDO_C; end if;
        when LIQUIDO_C => if (N4 = '1') then ESTADO <= ESPERA; end if;
        when others =>
        end case;
      end if;
    end process;
```



Tema 8. Análisis y diseño de sistemas con biestables

Descripción de diagramas de estados en VHDL

Descripción VHDL del ejemplo del depósito (versión autómatas de Mealy) 2 de 2

En esta transparencia vemos el proceso de definición de las salidas.

-- Proceso para la activación de las salidas.

SALIDAS: process (ESTADO, N1, N2, N3, N4)

begin

A <= '0'; B <= '0'; C <= '0'; -- Valores por defecto.

case ESTADO is

when ESPERA => if (N1 = '0') then A <= '1';
end if;

when LIQUIDO_A => if (N2 = '0') then A <= '1';
else B <= '1';
end if;

when LIQUIDO_B => if (N3 = '0') then B <= '1';
else C <= '1';
end if;

when LIQUIDO_C => if (N4 = '0') then C <= '1';
end if;


when others =>

end case;

end process;

end MEALY;

Obsérvese que el proceso que especifica las salidas en el autómatas de Mealy depende tanto del estado interno del sistema como de las entradas.



Tema 8. Análisis y diseño de sistemas con biestables

Descripción de diagramas de estados en VHDL

Resumen

Como puede observarse en los ejemplos anteriores, un sistema secuencial definido por su diagrama de estados puede ser descrito mediante dos procesos: uno de ellos para la **evolución del estado** y el otro para la **activación de las salidas**. En cada uno de ellos un «**case**» recorrerá todos los estados:

- El **primer proceso (Evolución del estado)** asignará a cada estado las transiciones que deben producirse desde el mismo, a través de sus correspondientes condiciones (**if**) referidas a las variables de entrada.
- El **segundo proceso (Activación de las salidas)** incluirá, para cada estado, las variables de salida que se activan en el mismo y, en el caso de autómatas de Mealy, las condiciones (**if**) de las variables de entrada que influyen en tal activación. La lista de sensibilidades en este segundo proceso será el **estado actual en autómatas de Moore y el estado actual y las entradas en el autómata de Mealy**.



Es importante recordar la propiedad de **memoria implícita** de los procesos en VHDL. Si no se especifica el valor que debe tomar una señal, el proceso asigna por defecto la conservación del valor de la señal.

Tema 8. Análisis y diseño de sistemas con biestables

Descripción de diagramas de estados en VHDL

Ejercicio

Describe en VHDL el autómata de Mealy que controla el depósito del ejemplo anterior, pero basándose en el diagrama de dos estados que se representa en la figura.



Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados uno entre n)

Otra alternativa a la hora de diseñar sistemas secuenciales con biestables consiste en codificar los estados del diagrama empleando una codificación **uno entre n** (un flip-flop por estado). Cuando se emplea esta codificación en cada estado interno del sistema está activo un único biestable.

Este tipo de codificación suele ser útil para el diseño de autómatas de Moore en los que en cada estado interno debe activarse una sola salida, pues permite asignar directamente cada salida a una variable de estado interno.

Para el diseño de sistemas secuenciales usando la codificación uno entre n se emplean **biestables tipo D**.

Como desventaja de este tipo de codificación cabe destacar que se necesitan más biestables para la implementación del sistema.


Para llevar a cabo el diseño de un sistema secuencial con biestables, **empleando la codificación uno entre n**, se deben seguir los siguientes pasos:

1. A partir de las especificaciones de funcionamiento, representar el diagrama de estados.
2. Proceder a la reducción del número de estados del diagrama (opcional).
3. Determinar el número de variables de estado necesarias para codificar los estados del diagrama mediante codificación uno entre n, que será igual al número de estados del diagrama.
4. Representar la tabla de codificación de estados, donde se asignan combinaciones binarias a cada estado del diagrama.
5. Representar el diagrama de estados con los estados codificados usando codificación uno entre n.
6. A partir del diagrama de estados codificado, obtener las ecuaciones de excitación de los biestables y las ecuaciones de las salidas.
7. Representar el diagrama lógico del circuito, colocando un biestable por cada variable de estado interno y conectando adecuadamente las entradas asíncronas PR y CL de los mismos para permitir llevar el circuito al estado inicial al activar la señal de Reset.

Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados uno entre n)


Ejemplo: Diseñar un sistema secuencial cuyo funcionamiento se corresponda con el siguiente diagrama de estados empleando una codificación uno entre n.



En primer lugar, se codifican los estados del diagrama mediante codificación uno entre n. Como el diagrama posee cuatro estados, serán necesarias cuatro variables de estado interno, que se denotarán como q_3 , q_2 , q_1 y q_0 .

Estado	q_3	q_2	q_1	q_0
A	0	0	0	1
B	0	0	1	0
C	0	1	0	0
D	1	0	0	0

Tabla de codificación de estados




Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados uno entre n)

A partir del diagrama de estados con los estados codificados se obtienen las ecuaciones de entrada de los biestables y de las salidas.

La ecuación de entrada de cada biestable se obtiene observando las flechas que llegan al estado correspondiente al mismo.

Para el ejemplo que nos ocupa se obtienen las ecuaciones siguientes.



$$D_0 = Q_0 = q_0 \bar{E} + q_1 E + q_3 E$$

$$D_1 = Q_1 = q_0 E$$

$$D_2 = Q_2 = q_1 \bar{E} + q_2 E$$

$$D_3 = Q_3 = q_2 \bar{E} + q_3 \bar{E}$$

$$S = q_0 \bar{E} + q_1 E + q_2 E + q_3 E$$

Por último, a partir de las ecuaciones obtenidas en el paso anterior se representa el diagrama lógico del circuito.

Para ello se debe tener en cuenta que se necesitarán cuatro flip-flops (uno por cada variable de estado interno).

Además, para poder llevar el circuito al estado inicial (0001) se debe conectar la entrada de inicialización (Reset) al terminal PR del biestable q_0 y a los terminales CL de los biestables q_1 , q_2 y q_3 .

Tema 8. Análisis y diseño de sistemas con biestables

Diseño de sistemas con biestables (Codificación de estados uno entre n)

Con todo ello, el diagrama de estados del circuito es el mostrado a continuación.

$$D_0 = Q_0 = q_0 \bar{E} + q_1 E + q_3 E$$

$$D_1 = Q_1 = q_0 E$$

$$D_2 = Q_2 = q_1 \bar{E} + q_2 E$$

$$D_3 = Q_3 = q_2 \bar{E} + q_3 \bar{E}$$

$$S = q_0 \bar{E} + q_1 E + q_2 E + q_3 E$$

